Cadence发布AuraStack AI代理用于电路板设计

类别: 软件资讯 发布日期:

7月15日,楷登电子(Cadence)发布AI代理AuraStack,用于电路板和封装设计。该产品集成于Allegro AI Studio,将原本需要4天完成的设计工作压缩至几分钟,帮助工程师在设计早期阶段整合电源、散热、机械振动等多物理场约束条件。

AuraStack延续2月发布的ChipStack超级代理架构,从芯片设计延伸至系统级设计。Cadence系统设计与分析组企业副总裁Vivek Mishra表示,传统PCB和封装设计流程存在大量碎片化工具,团队协作效率低,设计迭代频繁。一个典型场景是:PCB工程师完成布局后交给信号完整性工程师分析,发现问题后返回修改;随后机械仿真团队发现振动环境下关键器件松动,再次触发设计变更。每次发现都意味着额外的时间和成本投入。

AuraStack在单一工作周期内集成碎片化流程,工程师无需在不同团队间反复传递设计文件。系统自动识别电源分配、散热路径、布线空间、机械形变等约束条件,在设计早期预警潜在问题。Mishra将该产品定位为"让普通工程师变成超级工程师"的辅助工具,而非替代人工决策。

该产品采用代理式设计架构,可理解整个系统并执行多步骤任务。硅芯片定制完成后,AuraStack介入封装和电路板设计环节,处理芯片与手机、服务器、AI基础设施等终端设备之间的集成问题。现代电子产品需要将多个芯片组件组装在电路板上,平衡功耗、散热、信号完整性和可制造性等矛盾需求。传统流程中,热设计、信号完整性分析、机械仿真等环节由不同专业团队依次处理,每次发现问题都导致返工。

Cadence于2026年2月发布ChipStack,用于芯片设计阶段的AI辅助。AuraStack填补了从芯片到电路板之间的设计空白,形成从定制硅芯片到定制电路板的全栈代理体系。市场上,Flux、CircuitHub等初创公司也在推进PCB设计和制造的自动化。业内分析指出,该产品通过整合多物理场约束,有望将原本需要4天完成的设计工作压缩至几分钟。

版权声明:

1. 本站部分内容源自互联网公开信息和用户自主上传,旨在传递行业知识、促进技术交流,不声明或保证内容的绝对准确性

2. 若您认为某内容侵犯了您的合法权益(包括但不限于著作权、商标权),请通过以下方式提交权属证明:
邮箱:service@softxiaoer.com 主题:【侵权删除】+文章标题/网址

3. 收到有效通知后,我们将在72小时内核实并删除相关内容;

4. 转载/引用本站内容请注明来源并添加反向链接。