Cadence与三星联合推出2nm AI芯片设计平台

楷登电子（Cadence）副总裁、中国及东南亚区总经理汪晓煜表示，公司与韩国三星晶圆厂（Samsung Foundry）于2026年7月19日宣布扩大技术协作，共同完成其全套EDA工具与IP在三星第二代2nm制程节点上的全面认证。

该平台涵盖数字实现、模拟定制设计、3D-IC系统规划与签核（signoff）全流程，支持高带宽互连、GPU加速AI工作负载及物理AI芯片开发，面向数据中心、边缘计算与智能终端场景落地。

本次合作形成一套经生产验证的"签核就绪"（signoff-ready）平台。其中，楷登电子的Innovus实现系统用于数字后端布局布线，Virtuoso Studio支撑模拟与定制电路设计，Integrity 3D-IC平台提供从系统级规划到混合铜键合（hybrid copper bonding）的完整3D-IC实现能力，Voltus用于电源完整性分析，与Tempus分别承担寄生参数提取与时序签核。所有工具均通过三星第二代2nm工艺的PDK（工艺设计套件）与SPICE模型联合验证。

IP层面，合作明确包含支持NVIDIA NVLink-C2C芯片间互连协议的接口IP，以及CUDA-X GPU加速库；同时覆盖PCIe 5.0、UCIe、高速SerDes及主流内存接口（如LPDDR5X、GDDR6X、HBM3）。这些IP已通过三星2nm节点的硅验证，可直接用于客户流片项目，显著降低接口兼容性风险与验证周期。

三星第二代2nm工艺采用更精细的纳米片晶体管结构（nanosheet FET），在相同功耗下提升约15%性能，漏电降低30%，并支持更高密度的3D堆叠。该节点正成为AI推理芯片、具身智能（embodied AI）SoC及低功耗边缘AI处理器的关键制造选择。美国安霸公司（Ambarella）已基于此平台启动下一代2nm边缘AI芯片研发，目标是将AI视觉感知能效比提升至每瓦100 TOPS以上，适用于机器人、AR眼镜与车载视觉系统。

此次合作延续了双方2025年首次联合认证的框架，但范围大幅扩展：此前仅覆盖部分节点（如4nm/3nm），而本次聚焦第二代2nm这一尚未大规模商用的前沿节点，且首次将3D-IC全流程纳入统一认证体系。